В работе рассматривается развитие архитектуры нейросетевого модуля цифровой образовательной платформы Мирера в связи с расширением круга применяемых моделей искусственного интеллекта. Показано, что исходное LLM-   ядро оркестратора не позволяло без существенных переработок подключать модели иных модальностей. Описана универсальная мультимодальная архитектура, включающая абстракцию сервис-менеджера на основе единого контракта, конфигурируемые цепочки обработки запросов и унифицированный поток выходных артефактов. Приведены примеры интеграций. Показано, что предлагаемая архитектура обеспечивает подключение новых типов моделей без модификации ядра маршрутизатора и формирует основу для дальнейшего развития мультимодальных образовательных сценариев.

This paper examines the evolution of the neural network module architecture of the Mirera Digital Educational Platform in connection with the expanding range of applied artificial intelligence models. It is shown that the original LLM-oriented orchestrator core did not allow models of other modalities to be integrated without substantial reworking. A universal multimodal architecture is described, including a service manager abstraction based on a unified contract, configurable request-processing chains, and a unified stream of output artifacts. Examples of integrations are presented. It is shown that the proposed architecture enables the integration of new model types without modifying the router core and provides a basis for the further development of multimodal educational scenarios.

В статье представлен сравнительный анализ пяти архитектур многоагентных дебатов крупных языковых моделей в задаче поддержки принятия решений при оценке качества образовательных тестов. Цель исследования состояла в выявлении зависимости между топологией взаимодействия агентов и качеством решения, вычислительными затратами, временем ответа и устойчивостью результата, а также в определении условий, при которых применение многоагентных дебатов в системах поддержки принятия решений (СППР) является практически оправданным. На едином прикладном полигоне сопоставлялись базовая, линейная, циклическая, перекрестная архитектуры и архитектура с исключением модели. Корпус включал 60 тестов по четырем дисциплинам основного общего образования с разделением на корректные тесты и тесты с внесенными ошибками; ансамбль моделей был фиксирован и включал Qwen 2.5 72B Instruct, Grok 4.1 Fast и Gemma 4 26B-A4B IT. Для оценки использовались macro-F1, макро-средняя абсолютная ошибка, число токенов, стоимость на один тест и средняя длительность ответа. Установлено, что наибольшее наблюдаемое значение macro-F1 в рамках проведенного эксперимента показала архитектура с исключением модели, тогда как базовая архитектура оказалась лучшей по макро-средней абсолютной ошибке и сохранила сильные позиции по операционной эффективности. Дополнительно выявлено, что часть архитектур значительно чувствительна к типу теста, а увеличение числа раундов циклических дебатов после определенного порога не обеспечивает устойчивого прироста качества. Полученные результаты позволяют рассматривать архитектуру дебатов как управляемый параметр СППР, а не как нейтральную техническую деталь.

В статье рассматривается задача формирования устойчивого входного узла питания печатной платы микропроцессорной системы, подключённой к источнику питания через длинный кабель. Показано, что в этих условиях применение дорогостоящих керамических конденсаторов большой ёмкости без учёта демпфирования может приводить к неустойчивому переходному процессу, поскольку индуктивность кабеля совместно со входной ёмкостью образуют резонансный контур достаточно высокой добротности. Предложен подход к построению входного узла питания, обеспечивающий демпфирование резонансных процессов без чрезмерной просадки напряжения и перегрева, шунтирование высокочастотных составляющих тока и локализацию помех. Основная идея подхода – использовать ESR накопительного входного конденсатора как средство демпфирования резонанса, а влияние последовательной индуктивности компенсировать керамическими конденсаторами малых номиналов. Показано, что аналогичный принцип неприемлем в локальных цепях развязки микросхем. Приведены рекомендации по выбору диапазона значений эквивалентного последовательного сопротивления, номиналов входных конденсаторов и размещению элементов на печатной плате.

Разработан сложнофункциональный блок (СФ-блок), обеспечивающий прием потоковых данных от внешнего аналогово-цифрового преобразователя (АЦП) по последовательному периферийному интерфейсу (SPI). Особенностью данного блока является то, что АЦП выступает в роли ведущего, генерируя тактовый сигнал и управляя обменом по шине SPI. Взаимодействие с АЦП такого типа требует реализации контроллера SPI в режиме ведомого. Предлагаемый СФ-блок состоит из ведомого контроллера SPI, блока конфигурационных регистров и модуля прямого доступа к памяти (ПДП). Использование ПДП позволяет минимизировать участие центрального процессора: последовательность данных, принятых от АЦП, накапливается во внутреннем буфере, после чего происходит пакетная передача по заданному адресу в системную память без программного вмешательства. Блок поддерживает работу с АЦП разрядностью 10, 12, 14 и 16 бит. В блоке реализованы однократный, кольцевой режимы ПДП и система прерываний по событиям заполнения буфера.

В статье рассматривается задача подключения контроллера PCI Express разработки НИИСИ РАН к высокоскоростным приемопередатчикам FPGA семейства Xilinx UltraScale+. Исходная реализация контроллера использовала фиксированную конфигурацию приемопередатчиков на 16 линий независимо от фактической ширины канала PCI Express. Такой подход приводил к избыточному использованию аппаратных ресурсов ПЛИС при реализации конфигураций с меньшим числом линий. Предложен масштабируемый интерфейсный блок, обеспечивающий автоматический выбор конфигурации приемопередатчиков в зависимости от требуемой ширины канала PCI Express. Разработанное решение поддерживает режимы Endpoint и Root Complex, скорости Gen1–Gen3 и ширины канала x1, х2, х4, х8, x16. Для проверки работоспособности разработан параметризуемый скрипт запуска тестов, позволяющий выполнять моделирование любой из поддерживаемых конфигураций одной командой без ручного изменения структуры проекта. Экспериментальная оценка выполнена на плате Xilinx Virtex UltraScale+ VCU128. Полученные результаты показывают снижение аппаратных затрат при использовании конфигураций с меньшим числом линий и подтверждают эффективность автоматизированного подхода к верификации контроллера.

Описана процедура автоматизации подбора и построения профилей винтовых роторов типа SRM (Svenska Rotor Maskiner). В работе рассматривается классический случай винтовых роторов с постоянным по длине шагом винтовой линии и неизменной формой поперечного сечения профиля от окна всасывания до окна нагнетания. Предложен метод параметрического синтеза базового профиля – исходного профиля, служащего отправной точкой для последующей оптимизации его формы и удовлетворяющего техническому заданию и условиям геометрической допустимости (далее – допустимого базового профиля, или кратко базового профиля) по техническому заданию, в котором поиск девяти проектных параметров выполняется генетическим алгоритмом с контролем геометрической и кинематической допустимости с параллельной оценкой особей. Корректность синтезированной геометрии подтверждается независимым расчётом объёма парной полости двумя методами. На тестовом задании для ступени сжатия попутного нефтяного газа допустимый профиль получен за несколько поколений при наибольшей частной погрешности соответствия техническому заданию около 4,8 %; расхождение объёма по двум методам не превысило 0,5 %. Метод реализован как сквозной автоматизированный цикл с выгрузкой координат профиля для построения в системах CAD.

В статье приводится описание методики преобразования таблиц из формата текстового файла в формат электронной таблицы при помощи генератора отчетов АСУ НИИСИ.